有源相控陣雷達需要大量的功率放大器(PA)， 它必須小巧、高效和低成本。 本文介紹了涵蓋9至11.5GHz頻段的X波段PA MMIC， 可以滿足這些要求。 它們能以功率增加效率(PAE)為42％的29dBm輸入驅動實現7W(38.5 dBm)的輸出功率。 該設計是使用是德科技(Keysight)的ADS 2015、以UMS(GH25)的SiC工藝、用0.25μm柵極長度的GaN實現的。 裸片尺寸(die size)僅為1.5mm×2mm， 這意味著可以在單個4英寸直徑的晶圓上製造出大約2300個PA。
相控陣雷達使用許多並聯工作的發射器， 以產生高的總體傳輸的射頻功率水準。 每個發射器輸出端的射頻放大器必須能夠以可接受的成本有效地產生所需的射頻功率。 這些元件必須緊密相隔(間隔通常約為波長的一半)，
每個發射元件所需的典型RF功率級別在5W至10W範圍。 GaN技術可以輕鬆實現這種功率水準， 且實現起來可以很高效。 這裡描述的功放被設計成使得輸出級具有足夠的增益以允許借助現成的COTS技術提供輸入驅動。 功放的目標性能要求見表1。
表1：PA的目標性能要求。
設計和佈局
該PA設計是在UMS(GH25)的0.25μm柵極長度GaN-on-SiC工藝上實現的。 設計的第一步是電晶體級模擬， 以確定合適的電晶體尺寸和偏置。 電晶體可以產生的RF輸出功率隨著總柵極周延(periphery)的增加而增加。 然而， 電晶體的物理尺寸在電氣方面變得越來越重要， 由於分佈寄生效應的影響， 大信號和小信號的性能都將開始降低。 因此， 微波頻率PA通常利用多個功率組合電晶體， 且必須認真考慮電晶體尺寸對性能的影響。
在選擇最佳電晶體尺寸時要考慮的另一個因素是電晶體模型的有效範圍。
考慮到這些因素， 我們為規劃的設計選擇了8×150μm的電晶體。 GH25電晶體的推薦Vd為25V；類比時， 比較了Psat、PAE和各種靜態偏置電流的可用增益。 圖1顯示了一組負載牽引曲線(load-pull contour)。 所選電晶體尺寸的Psat(@4dB壓縮)約為36.5dBm(4.4W)， 並且僅隨靜態偏置的變化而小幅改變。 靜態偏置電流的降低改善了PAE， 但小信號增益也降低了。 設計採用的靜態偏置電流(Id)為45mA(37.5mA/mm)；在設計過程中還檢視了較高的90mA(75mA /mm)偏置電流的性能，
圖1：使用ADS 2015類比8×150μm電晶體的負載牽引。
此次， 我們開發了具有兩個功率組合的8×150μm電晶體的設計。
在計入片上偏置和匹配網路損耗的條件下， 仍然超過了最小目標輸出功率6W(37.7dBm)的要求。
然後， 我們對所選電晶體實施進一步詳細的負載牽引類比。
圖2：各種基本負載阻抗的類比PAE和Pout。
設計方法是將兩個所選電晶體的RF輸出進行功率組合。在整個設計過程中，努力確保了晶基面積最小化。這可以從下圖3(a)中再現的佈局圖中清楚地看出。
圖3：(a)，頂部、佈局圖；(b)，底部，X波段GaN PA的裸片照片。
同構的片上漏極偏置網路包括在IC的頂部和底部。它保持了對稱性，並允許PA從任一側偏置。用於提供漏極偏置的傳輸線也用作每個電晶體的漏極處的電感匹配，以實現將最佳感性負載阻抗提供給電晶體，以及確保二次和三次諧波終端能如願以償地定位。
在每個電晶體輸出端使用高阻抗串聯線，以將PA輸出端的公共50Ω負載阻抗轉換為電晶體漏極所需的較低阻抗。這是為了在每個電晶體的輸出呈現出負載的最佳實部。
輸入匹配網路是一種低通結構，它可在PA輸入端將電晶體輸入端的低阻抗轉換為50Ω阻抗。兩個PA通道之間包含有片上平衡電阻，以確保奇模(odd-mode)穩定性。柵極和漏極都包含片上RC去耦，以確保當GaN電晶體具有非常高的可用增益水準時的低頻穩定性。
實現和測量性能
圖3(b)所示是一種PA晶基照片。該晶基尺寸僅為1.5mm x 2mm，這意味著單個4英寸直徑的晶圓可包含大約2300個功放IC。
在25V Vd和90mA Id的偏置下，在晶片上測量了40個放大器的s參數、並繪製曲線。在9GHz時：測得的小信號增益為14dB；在11GHz時，降至12.1dB。
建模和測試所得的小信號性能的比較繪製在圖4中。測得的結果是虛線，建模(類比)的性能是實線。可以看出，與建模結果相比，測試所得的性能頻率略有上移，但吻合得相當好。
圖4：比較在25V，90mA偏置條件下建模和測試的S參數值。
也測量了RF-on-Wafer(RFOW)的大信號性能。這是在25μs脈衝寬度、10％占空比的脈動操控下測得的。在靜態偏置25V、90mA時，對5dBm、19dBm，29dBm和32dBm的RF輸入功率進行了測量，測量結果繪製在圖5(a)中。輸入功率為29dBm，射頻輸出功率約為38.5dBm或7W。
圖5：(a)頂部，RFOW測得的輸出功率，和(b)RFOW測得的PAE(均為10％占空比、25μs PW)，輸入功率分別為5dBm(紅色)、19dBm(藍色)、29dBm(綠色 )和32 dBm(橙色)，靜態偏置為25V、90mA。
PAE(功率增加效率)的相應曲線如圖5(b)所示。在29dBm的輸入驅動下，在9到11.5GHz範圍，PAE約為42％。
在9.7GHz頻率，類比和測試得到的功率傳輸特性繪製在圖6中，表明具有非常好的一致性。
圖6：9.7GHz頻率，建模和測試所得的功率傳輸特性。
Meas: 測量值
Model: 模型
結論
已經介紹了9至11.5GHz GaN PA MMIC的設計、實現和測試性能的細節。該功放使用UMS PDK 在ADS 2015上進行設計、用UMS的GH25 GaN MMIC工藝實現。設計時考慮了有源相控陣雷達，在靜態偏置為25V和90mA時、以29dBm、PAE為42％的輸入驅動、實現了38.5dBm(7W)的RF輸出功率。表2總結了測得的GaN PA性能。
表2：GaN PA MMIC的性能總結。
圖2：各種基本負載阻抗的類比PAE和Pout。
設計方法是將兩個所選電晶體的RF輸出進行功率組合。在整個設計過程中，努力確保了晶基面積最小化。這可以從下圖3(a)中再現的佈局圖中清楚地看出。
圖3：(a)，頂部、佈局圖；(b)，底部，X波段GaN PA的裸片照片。
同構的片上漏極偏置網路包括在IC的頂部和底部。它保持了對稱性，並允許PA從任一側偏置。用於提供漏極偏置的傳輸線也用作每個電晶體的漏極處的電感匹配，以實現將最佳感性負載阻抗提供給電晶體，以及確保二次和三次諧波終端能如願以償地定位。
在每個電晶體輸出端使用高阻抗串聯線，以將PA輸出端的公共50Ω負載阻抗轉換為電晶體漏極所需的較低阻抗。這是為了在每個電晶體的輸出呈現出負載的最佳實部。
輸入匹配網路是一種低通結構，它可在PA輸入端將電晶體輸入端的低阻抗轉換為50Ω阻抗。兩個PA通道之間包含有片上平衡電阻，以確保奇模(odd-mode)穩定性。柵極和漏極都包含片上RC去耦，以確保當GaN電晶體具有非常高的可用增益水準時的低頻穩定性。
實現和測量性能
圖3(b)所示是一種PA晶基照片。該晶基尺寸僅為1.5mm x 2mm，這意味著單個4英寸直徑的晶圓可包含大約2300個功放IC。
在25V Vd和90mA Id的偏置下，在晶片上測量了40個放大器的s參數、並繪製曲線。在9GHz時：測得的小信號增益為14dB；在11GHz時，降至12.1dB。
建模和測試所得的小信號性能的比較繪製在圖4中。測得的結果是虛線，建模(類比)的性能是實線。可以看出，與建模結果相比，測試所得的性能頻率略有上移，但吻合得相當好。
圖4：比較在25V，90mA偏置條件下建模和測試的S參數值。
也測量了RF-on-Wafer(RFOW)的大信號性能。這是在25μs脈衝寬度、10％占空比的脈動操控下測得的。在靜態偏置25V、90mA時，對5dBm、19dBm，29dBm和32dBm的RF輸入功率進行了測量，測量結果繪製在圖5(a)中。輸入功率為29dBm，射頻輸出功率約為38.5dBm或7W。
圖5：(a)頂部，RFOW測得的輸出功率，和(b)RFOW測得的PAE(均為10％占空比、25μs PW)，輸入功率分別為5dBm(紅色)、19dBm(藍色)、29dBm(綠色 )和32 dBm(橙色)，靜態偏置為25V、90mA。
PAE(功率增加效率)的相應曲線如圖5(b)所示。在29dBm的輸入驅動下，在9到11.5GHz範圍，PAE約為42％。
在9.7GHz頻率，類比和測試得到的功率傳輸特性繪製在圖6中，表明具有非常好的一致性。
圖6：9.7GHz頻率，建模和測試所得的功率傳輸特性。
Meas: 測量值
Model: 模型
結論
已經介紹了9至11.5GHz GaN PA MMIC的設計、實現和測試性能的細節。該功放使用UMS PDK 在ADS 2015上進行設計、用UMS的GH25 GaN MMIC工藝實現。設計時考慮了有源相控陣雷達，在靜態偏置為25V和90mA時、以29dBm、PAE為42％的輸入驅動、實現了38.5dBm(7W)的RF輸出功率。表2總結了測得的GaN PA性能。
表2：GaN PA MMIC的性能總結。